

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Soon-won HWANG, et al.

Art Unit:

Serial No.

Examiner:

Filed: January 28, 2004

Confirmation No.

For: METHOD FOR FORMING A MAGNETIC TUNNELING
JUNCTION LAYER FOR MAGNETIC RANDOM
ACCESS MEMORY

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents
Alexandria, VA 22313-1450

Sir:


The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. §119 is hereby claimed:

APPLICATION NO. 2003-5484 filed 28 January 2003 – Republic of KOREA

In support of this claim, filed herewith is a certified copy of said original foreign application.

Respectfully submitted,

Date: January 28, 2004



Eugene M. Lee, Reg. No. 32,039
Richard A. Sterba, Reg. No. 43,162

LEE & STERBA, P.C.
1101 WILSON BOULEVARD, SUITE 2000
ARLINGTON, VA 22209
703.525.0978 TEL
703.525.4265 FAX



This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 10-2003-0005484
Application Number

출원년월일 : 2003년 01월 28일
Date of Application JAN 28, 2003


출원인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 02 월 07 일

특 허 청

COMMISSIONER





1020030005484

출력 일자: 2003/2/10

【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0011
【제출일자】	2003.01.28
【국제특허분류】	H01L
【발명의 명칭】	자기 램의 자기 터널 접합층 형성 방법
【발명의 영문명칭】	Method for forming magnetic tunneling junction layer of Magnetic Random Access Memory
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	이영필
【대리인코드】	9-1998-000334-6
【포괄위임등록번호】	2003-003435-0
【대리인】	
【성명】	이해영
【대리인코드】	9-1999-000227-4
【포괄위임등록번호】	2003-003436-7
【발명자】	
【성명의 국문표기】	황순원
【성명의 영문표기】	HWANG, Soon Won
【주민등록번호】	710122-1268427
【우편번호】	440-150
【주소】	경기도 수원시 장안구 화서동 686-8 301호
【국적】	KR
【발명자】	
【성명의 국문표기】	송이헌
【성명의 영문표기】	SONG, lee Hun
【주민등록번호】	630808-1025522
【우편번호】	463-020

【주소】 경기도 성남시 분당구 수내동 푸른마을 쌍용아파트 509동 703호
【국적】 KR
【발명자】
【성명의 국문표기】 김태완
【성명의 영문표기】 KIM, Tae Wan
【주민등록번호】 620804-1046711
【우편번호】 431-737
【주소】 경기도 안양시 동안구 비산3동 비산삼호아파트 4동 808호
【국적】 KR
【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 이영
 필 (인) 대리인
 이해영 (인)
【수수료】
【기본출원료】 20 면 29,000 원
【가산출원료】 9 면 9,000 원
【우선권주장료】 0 건 0 원
【심사청구료】 0 항 0 원
【합계】 38,000 원
【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

MRAM의 MTJ층 형성 방법에 관해 개시하는 바, 기판 상에 하부 물질막, 절연막 및 상부 물질막을 순차적으로 형성하는 제1 단계, 상기 상부 물질막의 소정 영역 상에 마스크 패턴을 형성하는 제2 단계, 메인 가스와 첨가 가스가 소정의 혼합비로 혼합된 그러나 염소가스(Cl_2)는 배제된 식각가스로부터 발생하는 플라즈마를 이용하여 상기 마스크 패턴 둘레의 상기 물질막들을 제거하는 제3 단계 및 상기 마스크 패턴을 제거하는 제4 단계를 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성 방법이 개시되어 있다. 이러한 본 발명을 이용하면, 상온에서 MTJ층 형성을 위한 식각 공정이 진행되기 때문에, MTJ층의 열적 손상을 방지할 수 있다. 그리고 식각공정의 부산물이 휘발성을 갖기 때문에, MTJ층에 상기 부산물이 재증착되지 않는다. 따라서 MTJ층의 측면은 깨끗할 뿐만 아니라 수직에 가까운 경사도를 갖게 되어 프로파일의 종래에 비해 훨씬 양호해진다. 또한, 염소가스(Cl_2)가 사용되지 않기 때문에, MTJ층의 측면에 단차가 형성되지 않고, 측면의 부식도 방지할 수 있다. 이러한 이점들로 인해 물리적 및 화학적으로 손상됨이 없이 MTJ층을 마이크로 이하의 크기로 형성할 수 있다.

【대표도】

도 4

【명세서】**【발명의 명칭】**

자기 램의 자기 터널 접합층 형성 방법{Method for forming magnetic tunneling junction layer of Magnetic Random Access Memory}

【도면의 간단한 설명】

도 1은 자기 램의 일반적 구성을 보여주는 단면도이다.

도 2 및 도 3은 도 1에 도시된 자기 램의 자기 터널 접합(MTJ)층의 구성과 함께 형성 방법을 단계별로 보여주는 단면도들이다.

도 4는 본 발명의 실시예에 의한 자기 램에 제조 과정을 나타낸 블록도이다.

도 5 내지 도 7은 각각 도 4에 도시한 자기 램 제조 과정의 제1 내지 제3 단계를 보다 구체적으로 나타낸 블록도들이다.

도 8은 도 5 내지 도 7에 따라 형성된 결과물을 보여주는 단면도이다.

도 9 내지 도 11은 본 발명의 실시예에 의한 자기 램의 MTJ층을 형성하는 과정을 단계별로 보여주는 단면도들이다.

도 12는 본 발명의 실시예에 의한 자기 램의 MTJ층을 형성하는데 사용된 유도 결합형 플라즈마 식각 장치의 구성을 보여주는 단면도이다.

도 13은 본 발명의 실시예에 의한 자기 램의 MTJ층 형성방법에 따라 형성된 MTJ층의 구성의 예를 보여주는 단면도이다.

도 14는 본 발명의 실시예에 의한 MRAM 의 MTJ층 형성방법으로 형성된 마이크로 이하의 크기를 갖는 MTJ층과 종래 기술에 의한 MRAM 제조 방법에서 형성된 마이크로 이상의 크기를 갖는 MTJ층의 자기이력특성곡선을 나타낸다.

도면의 주요 부분에 대한 부호설명

40:반도체 기판	42:필드산화막
44:게이트 적층물	46:소오스 영역
48:드레인 영역	
50, 54, 64:제1 내지 제3 층간 절연막	
52:데이터 라인	56:콘택홀
58:도전성 플러그	60:패드 도전층
62:MTJ층	66:비어홀
70:비트라인	80, 118:베이스 기판(MTJ층 형성용)
82, 120:하부 물질막	84, 122:절연막
86, 124:상부 물질막	88:마스크 패턴
100:유도 결합형 플라즈마(ICP) 식각장치	
102:스테이지	104:척(chuck)
106, 114:제1 및 제2 고주파 매칭 유닛	
108:챔버	112:광 방출 분석기(OES)
AA:활성영역	FA:필드영역

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

- <26> 본 발명은 자기 램(MRAM) 제조 방법에 관한 것으로서, 자세하게는 자기 램의 자기 터널 접합(Magnetic Tunnel Junction, 이하 MTJ라 함)층 형성 방법에 관한 것이다.
- <27> 일반적으로 자기 램은 도 1에 도시된 바와 같이 스위칭 역할을 하는 한 개의 트랜지스터(T)와 이에 전기적으로 연결되고 "0" 또는 "1"과 같은 데이터가 기록되는 한 개의 MTJ층(S)으로 이루어진다.
- <28> 도 1을 참조하여 종래 기술에 의한 MRAM 제조 방법을 설명하면, 먼저 반도체 기판(10) 상에 게이트 전극이 포함된 게이트 적층물(12)과 그 양측에 소오스 및 드레인 영역(14, 16)이 형성된다. 이렇게 해서, 반도체 기판(10)에 스위치 역할을 하는 트랜지스터(T)가 형성된다. 참조번호 11은 필드 산화막을 나타낸다. 트랜지스터(T)가 형성된 반도체 기판(10) 상으로 트랜지스터(T)를 덮는 층간 절연막(18)이 형성된다. 층간 절연막(18)이 형성되는 과정에서 게이트 적층물(12) 위쪽에 층간 절연막(18)으로 덮이는 데이터 라인(20)이 게이트 적층물(12)과 나란히 형성된다. 층간 절연막(18)에 드레인 영역(16)이 노출되는 콘택홀(22)이 형성된다. 콘택홀(22)에 층간 절연막(18)과 동일한 높이로 도전성 플러그(24)가 채워진 다음, 층간 절연막(18) 상에 도전성 플러그(24)의 전면과 접촉되는 패드 도전층(26)이 형성된다. 패드 도전층(26)은 데이터 라인(20) 위쪽으로 형성된다. 패드 도전층(26)의 데이터 라인(20)에 대응되는 영역 상에 MTJ층(S)이 형성되고, MTJ층(S)이 형성된 결과물 상으로 MTJ층(S)과 패드 도전층(26)을 덮는 제2 층간

절연막(28)이 형성된다. 제2 층간 절연막(28)에 MTJ층(S)의 상부막이 노출되는 비어홀(30)이 형성된다. 제2 층간 절연막(28) 상으로 비어홀(30)을 채우는 비트 라인(32)이 상기 게이트 전극 및 데이터 라인(20)에 수직한 방향으로 형성된다.

<29> 도 1에 도시된 MRAM에 구비된 MTJ층(S)은 도 2 및 도 3에 도시된 바와 같이 형성된다.

<30> 곧, 도 2에 도시된 바와 같이, 패드 도전층(26)의 소정 영역 상에 하부 자성막(S1), 절연막(S2) 및 상부 자성막(S3)이 순차적으로 형성된 다음, 상부 자성막(S3) 상에 MTJ층(S)이 형성될 영역을 한정하는 마스크 패턴(M)이 형성된다. 이후, 도 3에 도시된 바와 같이 마스크 패턴(M)을 식각 마스크로 하여 상기 순차적으로 형성된 물질막들이 역순으로 식각되고, 식각 후 마스크 패턴(M)이 제거됨으로써 MTJ층(S)이 완성된다.

<31> 상기 적층된 물질층을 역순으로 식각하기 위해 아르곤 가스(Ar)가 사용되는 이온 밀링(ion milling) 방법, 염소가스를 이용하는 건식식각방법 또는 반응성 이온식각(Reactive Ion Etching) 방법이 사용된다.

<32> 한편, MTJ층(S)은 리프트 오프(lift-off) 공정으로 형성될 수 있는데, 예를 들면, MTJ층(S)은 패드 도전층(26) 상에 MTJ층(S)이 형성될 영역이 노출되도록 포토레지스트막 패턴이 형성되는 공정, 상기 영역에 MTJ층(S)을 구성하는 물질층들이 순차적으로 적층되는 공정 및 상기 포토레지스트막 패턴이 제거되면서 MTJ층(S)이 형성될 상기 영역을 제외한 다른 영역 상에서 상기 물질층이 제거되는 공정을 통해서 형성된다.

<33> 상술한 바와 같은 종래 기술에 의한 MRAM 제조 방법의 경우, MTJ층이 형성되는 방법에 따라 다음과 같은 문제점이 발생된다.

<34> 첫째, MTJ층(S)이 이온 밀링방법으로 형성되는 경우, 패턴이 정교하게 형성되지 않으며, MTJ층(S)이 형성된 후, 식각 과정에서 발생된 부산물들이 MTJ층(S)의 측면에 다시 증착된다. 이 결과, MTJ층(S)의 측면에 귀 모양의 불필요한 적층물(34)이 형성되는데, 이러한 적층물(34)에 의해 MTJ층(S)을 구성하는 물질층들이 전기적으로 단락되어 터널 저항과 TMR비가 감소된다.

<35> 둘째, MTJ층(S)이 반응성 이온식각방법으로 형성되는 경우, MTJ층(S)에 언더컷(undercut)이 나타나고, 식각 후 측면 식각형태의 불량으로 인해 터널 장벽층, 곧 상하부 자성막(S1, S3)사이에 형성된 절연막(S2)이 손상된다.

<36> 셋째, MTJ층(S)이 염소가스를 이용한 건식 식각공정으로 형성되는 경우, 식각 후 상하부 자성막과 그 사이에 존재하는 절연층사이에 불연속적인 측면 단차가 형성된다. 특히, 식각 후 잔류가스에 의해 박막이 침식(corrosion)됨으로써 식각 공정의 재현성이 떨어진다. 따라서 마이크로 이하의 크기를 갖는 MTJ층이 형성되기 어렵다.

<37> 넷째, MTJ층(S)이 리프트 오프(lift-off) 방법으로 형성되는 경우, 생산성이 떨어지게 된다.

【발명이 이루고자 하는 기술적 과제】

<38> 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 식각 후 MTJ층의 측면에 식각 부산물이 재증착되는 것을 방지하면서 열적 손상(thermal damage)을 최소화하여 양호한 프로파일(profile)을 갖는 마이크로 이하의 크기를 갖는 MTJ층을 형성할 수 있는 MRAM의 MTJ층 형성 방법을 제공함에 있다.

【발명의 구성 및 작용】

- <39> 상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 하부 물질막, 절연막 및 상부 물질막을 순차적으로 형성하는 제1 단계, 상기 상부 물질막의 소정 영역 상에 마스크 패턴을 형성하는 제2 단계, 메인 가스와 첨가 가스가 소정의 혼합비로 혼합된 그러나 염소가스(Cl_2)는 배제된 식각가스로부터 발생하는 플라즈마를 이용하여 상기 마스크 패턴 둘레의 상기 물질막들을 제거하는 제3 단계 및 상기 마스크 패턴을 제거하는 제4 단계를 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법을 제공한다.
- <40> 이때, 상기 식각가스에서 상기 메인 가스의 혼합 비율은 60%이하, 바람직하게는 10%~40%이다. 그리고 상기 마스크 패턴은 마이크로이하의 크기로 형성한다.
- <41> 또한, 상기 제3 단계는 상기 마스크 패턴이 형성된 결과물을 유도 결합형 플라즈마 식각장치에 로딩하는 단계 및 상기 식각장치에 상기 식각가스를 균일하게 공급하면서 소정의 소스 파워 및 바이어스 전압을 인가하여 상기 결과물이 로딩된 위쪽 공간에 상기 플라즈마를 발생시키는 단계를 더 포함하거나,
- <42> 상기 마스크 패턴 둘레의 상기 상부 물질막 및 상기 절연막을 제거하는 단계 및 상기 마스크 둘레의 상기 하부 물질막을 제거하는 단계를 더 포함할 수 있고,
- <43> 상기 마스크 패턴 둘레의 상기 상부 물질막을 제거하는 단계, 상기 마스크 패턴 둘레의 상기 절연막을 제거하는 단계 및 상기 마스크 패턴 둘레의 상기 하부 물질막을 제거하는 단계를 더 포함할 수 있다.

- <44> 상기 상부 물질막 및 상기 절연막을 연속적으로 제거한 후, 상기 하부 물질막을 제거하기에 앞서 상기 하부 물질막에 대한 식각 특성을 고려하여 상기 메인 가스의 혼합 비율을 10%~40%범위에서 조절하는 것이 바람직하다.
- <45> 마찬가지로, 상기 상부 절연막을 제거한 후, 상기 절연막을 제거할 때와 상기 하부 물질막을 제거할 때, 각각의 물질막에 대한 식각 특성을 고려하여 상기 메인 가스의 혼합 비율을 10%~40% 범위내에서 다르게 조절하는 것이 바람직하다.
- <46> 이러한 본 발명을 이용하면, 25℃ 정도의 상온에서 식각공정을 수행할 수 있어 MTJ 층이 열적으로 손상되는 것을 방지할 수 있다. 또한 식각 공정에서 발생하는 부산물이 휘발성을 갖기 때문에, MTJ층이 마이크로 이하의 크기를 갖는 경우에도 MTJ층에 상기 부산물이 재 증착되지 않은 측면이 깨끗한 프로파일로 갖는 MTJ층을 얻을 수 있다. 아울러, 식각가스에 염소가스(Cl_2)가 사용되지 않기 때문에, MTJ층의 측면에 단차가 형성되지 않을 뿐만 아니라 상기 MTJ층이 부식(corrosion)되는 것도 방지할 수 있다.
- <47> 이하, 본 발명의 실시예에 의한 MRAM의 MTJ층 형성 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
- <48> 본 발명의 실시예에 의한 MRAM의 MTJ층 형성방법은 도 4에 도시한 바와 같이 크게 기판에 트랜지스터를 형성하는 제1 단계(S10), 상기 트랜지스터 위쪽에 데이터 라인을 비롯해서 상기 트랜지스터와 연결되는 MTJ층을 소정의 플라즈마 식각공정을 이용하여 순차적으로 형성하는 제2 단계(S20) 및 상기 MTJ층과 연결되는 비트라인을 형성하는 제3 단계(S30)로 나눌 수 있다.

<49> 도 5를 참조하면, 제1 단계(S10)는 기판에 활성영역 및 필드영역을 설정하는 단계(S10a), 상기 필드영역에 소자 분리를 위한 필드 산화막을 형성하는 단계(S10b), 상기 기판의 상기 활성영역 상에 게이트 전극을 포함하는 게이트 적층물을 형성하는 단계(S10c) 및 상기 게이트 적층물 양측의 상기 활성영역에 소오스 및 드레인을 형성하는 단계(S10d)를 포함한다.

<50> 그리고 도 6을 참조하면, 제2 단계(S20)는 상기 기판 상으로 상기 트랜지스터를 덮는 제1 층간 절연막을 형성하는 단계(S20a), 상기 제1 층간 절연막의 소정 영역 상에, 바람직하게는 상기 게이트 적층물 바로 위쪽에 대응되는 영역 상에 상기 게이트 적층물과 나란하게 데이터 라인을 형성하는 단계(S20b), 상기 제1 층간 절연막 상으로 상기 데이터 라인을 덮는 제2 층간 절연막을 형성하는 단계(S20c), 상기 제1 및 제2 층간 절연막에 상기 트랜지스터의 소정 영역, 예컨대 드레인 영역이 노출되는 콘택홀을 형성하는 단계(S20d), 상기 콘택홀을 도전성 플러그로 채우는 단계(S20e), 상기 제2 층간 절연막 상에 상기 도전성 플러그 전면과 접촉되면서 상기 데이터 라인 위쪽으로 확장되는, MTJ층이 형성될 패드 도전층을 형성하는 단계(S20f) 및 상기 패드 도전층의 상기 데이터 라인과 대응되는 영역 상에 소정의 플라즈마 식각 공정을 이용하여 MTJ층을 형성하는 단계(S20g)로 세분할 수 있다.

<51> 또한, 상기 제3 단계(S30)는 도 7에 도시한 바와 같이 상기 제2 층간 절연막 상으로 상기 패드 도전층 및 상기 MTJ층을 덮는 제3 층간 절연막을 형성하는 단계(S30a), 상기 제3 층간 절연막에 상기 MTJ층이 노출되는 비어홀(via hole)을 형성하는 단계(S30b), 상기 제3 층간 절연막 상으로 상기 비어홀을 채우는 도전막을 형성하는 단계(S30c), 사진식각공정으로 상기 도전막을 패터닝하여 비트라인으로 사용될, 상기 비어홀을 통해서

상기 MTJ층과 연결되고 상기 데이터 라인에 수직한 도전막 패턴을 형성하는 단계(S30d)로 세분할 수 있다.

<52> 도 8은 상술한 제1 내지 제3 단계(S10, S20, S30)에 따라 형성된 결과물을 보여주는 단면도인데, 반도체 기판(40)에 활성영역(Aactive Area)(AA) 및 필드영역(FA)이 설정된 것을 볼 수 있고, 필드영역(FA)에 필드산화막(42)이 형성된 것을 볼 수 있다. 그리고 필드산화막(42)사이의 활성영역(AA)에 게이트 적층물(44)과 소오스 및 드레인 영역(46, 48)으로 구성되는 트랜지스터가 형성된 것을 볼 수 있다. 또한, 반도체 기판(40) 상으로 상기 트랜지스터를 덮는 제1 층간 절연막(50)이 형성되어 있고, 제1 층간 절연막(50) 상에 게이트 적층물(44)과 대응되도록 데이터 라인(52)이 형성된 것을 볼 수 있다.

<53> 데이터 라인(52)은 MTJ층(62)에 데이터를 기록하기 위한 것으로써, 소정의 전류가 데이터 라인(52)에 인가되면 MTJ층(62)을 통과하는 자기장이 발생된다. 이때, 상기 트랜지스터는 오프 상태(off state)가 된다.

<54> 계속해서, 제1 층간 절연막(50) 상으로 데이터 라인(52)을 덮는 제2 층간 절연막(54)이 형성된 것을 볼 수 있고, 제1 및 제2 층간 절연막(50, 54)에 데이터 라인(52) 및 게이트 적층물(44)로부터 소정 거리만큼 이격된, 상기 트랜지스터의 드레인 영역(48)이 노출되는 콘택홀(56)이 형성된 것을 볼 수 있다. 그리고 콘택홀(56)은 도전성 플러그(58)로 완전히 채워진 것을 볼 수 있고, 제2 층간 절연막(54) 상에 도전성 플러그(58)의 천면과 접촉되는 패드 도전층(60)이 데이터 라인(52) 위쪽으로 확장된 것을 볼 수 있다.

<55> 패드 도전층(60)의 데이터 라인(52)에 대응되는 영역 상에 MTJ층(62)이 형성된 것을 볼 수 있는데, MTJ층(62)의 전체적인 프로파일(profile)이 종래 기술에 의한 MRAM에

구비된 MTJ층(도 3의 S참조)에 비해 양호함은 물론, 종래의 문제점인 언더컷이나 열적 데미지 등도 없음을 알 수 있다.

<56> 계속해서, 제2 층간 절연막(54) 상으로 패드 도전층(60) 및 MTJ층(62)을 덮는 제3 층간 절연막(64)이 형성되어 있고, 제3 층간 절연막(64)에 MTJ층(62)이 노출되는 비어홀(66)이 형성되어 있으며, 제3 층간 절연막(64) 상으로 비어홀(66)을 채우면서 MTJ층(62)과 접촉되는 비트라인(70)이 형성된 것을 볼 수 있다. 이때, 비트라인(70)은 데이터 라인(52) 및 게이트 적층물(44)과 수직하게 형성된 것을 알 수 있다.

<57> 한편, 상기 제2 단계(S20)의 MTJ층을 형성하는 단계(S20g)는 다시 세 단계로 세분할 수 있는데, 도 9는 그 첫 번째 단계를, 도 10은 두 번째 단계를, 도 11은 세 번째 단계를 각각 보여주는 단면도이다.

<58> 도 9를 참조하면, 상기 첫 번째 단계는 베이스 기판(80) 상으로 MTJ층을 구성할 하부 물질막(82), 절연막(84) 및 상부 물질막(86)을 순차적으로 형성하는 단계이다. 하부 물질막(82)은 단일 자성막으로 형성할 수 있으나, 자성막을 포함하는 복수의 물질막으로 형성하는 것이 바람직하다. 예를 들면, 상기 복수의 물질막은 탄탈륨(Ta)막, 루테튬(Ru)막, 이리듐/망간(Ir/Mn)막 및 쉐네틱 안티페로마그네틱막(Synthetic Antiferromagnetic Film)(이하, SAF라 한다)을 순차적으로 적층하여 형성할 수 있다. 이때, 상기 루테튬(Ru)막 대신 니켈 철(NiFe)막을 사용할 수 있다. 절연막(84)은 전자 터널링을 위한 것으로서, 예를 들면 알루미늄 산화막(Al_2O_3)으로 형성한다. 상부 물질막(86)은 자성막과 캡(cap)층을 순차적으로 적층하여 형성한 것으로, 상기 자성막은 단일 자성막으로 형성할 수 있으나, 도 13에 도시한 바와 같이 복수의 자성막들, 예를 들면 코발트 철(CoFe)막과 니켈 철막을 순차적으로 적층하여 형성하는 것이 바람직하다. 상기 캡층은 탄탈륨

막 또는 루테튬막으로 형성한다. 하부 물질막(82)이 형성되는 베이스 기판(80)은 도전성을 갖는 단층 혹은 복층의 물질막으로 형성할 수 있는데, 복층의 경우, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막이 순차적으로 적층된 것(Ti/TiN)일 수 있다. 베이스 기판(80)은 도 8의 패드 도전층(60)에 대응된다.

<59> 도 10을 참조하면, 상기 두 번째 단계는 소정의 노광 장치, 예를 들면 KrF 스텝퍼(stepper)가 사용되는 사진공정을 이용하여 상부 물질막(86)의 소정 영역, 바람직하게는 데이터 라인(도 8의 52)에 대응되는 영역만을 덮는 마스크 패턴(88)을 형성하는 단계이다. 이때, 마스크 패턴(88)은 감광막 패턴으로서 마이크로 이하의 크기를 갖는데, 예를 들면 마스크 패턴(88)의 가로 및 세로 폭이 각각 $0.4\mu\text{m}$ 및 $0.8\mu\text{m}$ 정도이다. 이러한 크기를 갖는 마스크 패턴(88)은 후속 식각 공정에서 그 아래에 형성된 물질막에 그대로 전사된다. 따라서 최종적으로 형성되는 MTJ층의 가로 및 세로 폭 또한 각각 마이크로 미터 이하가 되어, 상기 최종적으로 형성되는 MTJ층은 크기가 마이크로 이하인 셀이 된다.

<60> 도 11을 참조하면, 상기 세 번째 단계는 베이스 기판(80) 상에 MTJ층(62)을 완성하는 단계이다.

<61> 구체적으로, 도 10에 도시한 결과물에서 마스크 패턴(88)을 식각 마스크로 하여 상부 물질막(86), 절연막(84) 및 하부 물질막(82)을 순차적으로 식각한다. 이어서 마스크 패턴(88)을 제거한다. 이렇게 해서 하부 절연막 패턴(82a), 절연막 패턴(84a) 및 상부 절연막 패턴(86a)이 순차적으로 적층된 MTJ층(62)이 완성된다.

<62> 이때, 상부 물질막(86), 절연막(84) 및 하부 물질막(82)은 소정의 플라즈마 식각 공정을 이용하여 순차적으로 식각된다. 이 과정에서 식각되는 물질막에 따라 식각 조건

을 다르게 해야 하는데, 이는 식각가스로 사용되는 혼합가스의 혼합비와 기판에 인가되는 바이어스 파워(bias power)를 각각 독립적으로 조절함으로써 가능하다.

<63> 상기 세 물질막(86, 84, 82)에 대한 식각 과정을 보다 구체적으로 설명한다.

<64> 도 12는 상부 물질막(86), 절연막(84) 및 하부 물질막(82)을 순차적으로 식각하는데 사용하는 유도 결합형 플라즈마(Inductively Coupled Plasma) 식각장치(100)의 개략적 구성을 보여준다. 여기서 참조번호 102는 기판이 놓이는 스테이지(stage)를, 104는 스테이지(102)를 지지하는 척(chuck)을, 106은 척(104)에 연결되어 스테이지(102) 상에 로딩되는 기판에 인가되는 소정의 바이어스 파워를 독립적으로 조절하기 위한 제1 고주파 매칭 유닛(RF matching unit)을 나타낸다. 그리고 참조번호 108은 플라즈마 식각공정이 진행되는 챔버를, 110은 챔버(108) 내부의 스테이지(102) 위쪽 공간을 둘러싸도록 챔버(108) 상부 벽에 내재된 코일을, 112는 챔버(108) 안에서의 식각진행 상황을 체크하기 위한 광 방출 분석기(Optical Emission Spectroscopy)를 나타낸다. 광 방출 분석기(112)에 의해 챔버(108)에 마련된 광 방출창(미도시)을 통해서 방출되는 광이 분석된다. 이러한 광 방출 분석기(112)를 통해서 챔버(112) 내에서 진행되는 식각이 어디까지 진행되고 있는지, 식각 과정에서 어떠한 부산물이 발생되는지 등을 알 수 있다. 참조번호 114는 코일(110)에 인가되는 파워를 독립적으로 조절하기 위한 제2 고주파 매칭 유닛을 나타낸다. 도면에 도시되어 있지는 않지만, 척(104)의 온도를 스테이지(102) 상에 로딩된 기판에 효율적으로 전달하기 위해 스테이지(102) 내부에 헬륨가스가 흐를 수 있게 되어 있다.

<65> 이러한 유도 결합형 플라즈마 식각장치(100)에서 하부 물질막(82), 절연막(84) 및 상부 물질막(86)에 대한 식각이 순차적으로 진행될 때, 제1 고주파 매칭 유닛(106)은 스

테이지(102) 상에 로딩된 기판에 300V이하, 바람직하게는 100V~150V 정도의 바이어스 전압을 인가한다. 그리고 제2 고주파 매칭 유닛(114)은 1.5kW이하, 바람직하게는 500W~800W를 소스 파워를 코일(110)에 인가한다. 제1 고주파 매칭 유닛(106)에 의해 인가되는 바이어스 전압과 제2 고주파 매칭 유닛(114)에 의해 인가되는 소스 파워에 의해 챔버(108)내에 균일하게 유입된 혼합된 식각가스로부터 식각에 사용될 이온과 래디컬 및 전자를 포함하는 플라즈마가 스테이지(102) 위쪽 공간(P)에 발생된다.

<66> MTJ층을 형성하기 위한 상부 물질막(86), 절연막(84) 및 하부 물질막(82)의 식각은 도 10에 도시한 바와 같이 상부 물질막(86) 상에 마스크 패턴(88)이 형성된 결과물(이하, 도 10의 결과물이라 한다)을 스테이지(102) 상에 로딩함으로써 시작된다. 편의 상, 도 12에 참조번호 116으로 나타낸 부재를 스테이지(102) 상에 로딩된 도 10의 결과물로 간주한다. 스테이지(102) 상에 로딩된 도 10의 결과물(116)은 스테이지(102) 상에 구비된 고정 부재들에 의해 식각이 완료될 때까지 고정된다. 이와 같이 도 10의 결과물(116)이 스테이지(102) 상에 고정된 후, 챔버(108) 천장에 구비된 노즐(미도시)을 통해서 도 10의 결과물(116) 위쪽 공간에 혼합된 식각가스가 균일하게 분사된다. 상기 혼합된 식각가스는 염소가스(Cl_2)가 배제된 것으로 주 가스와 첨가가스가 소정의 비율로 혼합된 것을 사용한다. 상기 주 가스로 예를 들면 삼 염화 붕소(BCl_3)를 사용한다. 그리고 상기 첨가가스로 예를 들면 아르곤(Ar)을 사용한다.

<67> 상기 삼 염화 붕소는 산화된 알루미늄, 곧 절연막(84)을 식각하는데 효과적일 뿐만 아니라 챔버(108) 내에 플라즈마가 생성되면서 함께 발생하는 산소를 제거하는데 효과적이다. 이러한 산소 제거 효과에 의해, 삼 염화 붕소의 첨가량이 증가하는 경우, 자성막, 곧 상부 및 하부 물질막(86, 82)에 대한 식각 선택비 또한 커진다. 따라서, 최종적으로

얻어지는 MTJ층의 전체적인 프로파일의 양호해진다. 곧, 최종적으로 얻어진 MTJ층의 측벽에 식각 과정에서 발생된 부산물이 재 증착되지 않고, 상기 측벽이 수직인 프로파일을 얻을 수 있다. 또한, 식각 후 잔류되는 가스에 의해 MTJ층이 부식되는 것을 방지할 수 있다.

<68> 상기 세 물질막(82, 84, 86)에 대한 식각 특성은 상기 혼합된 식각가스의 혼합비, 상기 혼합된 식각가스들을 방전하기 위하여 유도 결합형 플라즈마 식각장치(100)에 인가되는 메인 파워와 스테이지(102) 상에 로딩된 기판에 인가되는 바이어스 파워, 기판온도, 공정압력, 가스유량 등을 변화시켜 최적화 할 수 있다.

<69> 예를 들어, 상기 혼합된 식각가스의 주 가스가 삼 염화 붕소이고, 첨가가스가 아르곤인 경우, 본 발명자는 상기 혼합된 식각가스에서 삼 염화 붕소가 60%이하일 때, 바람직하게는 10%~40%일 때, 상기 세 물질막(82, 84, 86)에 대한 물리적 및 화학적 식각을 가장 효과적으로 실시할 수 있음을 실험을 통해 알 수 있었다.

<70> 계속해서, 챔버(108)에 구비된 상기 노즐에 의해 도 10의 결과물(116) 위쪽 공간에 상기 혼합된 식각가스가 균일하게 분사되면서 유도 결합형 플라즈마 식각장치(100)에 소정의 소스 파워, 예컨대 500W를 인가한다. 이 결과, 상기 혼합된 식각가스로부터 식각에 사용되는 래디컬과 이온들, 곧 플라즈마가 생성된다. 이렇게 생성된 플라즈마에 의해 도 10의 결과물(116)에서 마스크 패턴(88) 둘레의 상부 물질막(86)이 식각된다. 연속적으로, 상기 혼합된 식각가스의 혼합비를 절연막(84)을 식각하기에 적합하게 조절한다. 다음, 상기 혼합된 식각가스로부터 절연막(84)을 식각하기 위한 플라즈마를 생성시킨다. 이렇게 생성된 플라즈마에 의해 마스크 패턴(88) 둘레의 절연막(84)도 식각된다. 이와 같이 마스크 패턴(88) 둘레의 절연

막(84)이 식각되어 하부 물질막(82)이 노출됨과 동시에 상기 혼합된 식각가스의 혼합비, 곧 상기 노즐을 통해서 챔버(108)에 유입되는 가스의 유량을 조절하여 상기 혼합된 식각가스가 자성막에 대한 식각 선택비가 높은 혼합비를 갖도록 한다. 이후, 상기 혼합된 식각가스로부터 플라즈마를 생성시켜 마스크 패턴(88) 둘레의 하부 물질막(82)을 식각한다. 이후, 마스크 패턴(88)을 제거함으로써 도 11에 도시한 바와 같이 하부 물질막 패턴(82a), 절연막 패턴(84a) 및 상부 물질막 패턴(86a)이 순차적으로 적층되어 구성되는 MTJ층(62)이 완성된다.

<71> MTJ층(62)을 형성하기 위한 식각에 유도 결합형 플라즈마 식각장치(100)를 사용하고 여기에 상기한 혼합비를 갖는 식각 가스를 사용하는 경우, 식각 반응에 참여하는 플라즈마 밀도, 곧 래디컬과 이온의 밀도가 높아지게 된다. 따라서 플라즈마가 더욱 활성화되어 저온, 예컨대 100℃이하, 바람직하게는 25℃ 정도의 상온에서 실시된 식각과정에서 발생된 부산물조차 휘발성(volatile)을 갖게 된다.

<72> 이와 같이 상기한 MTJ층(62)을 형성하기 위한 식각과정은 종래와 같이 수백도에서 실시되는 고온공정이 아니라 25℃ 정도의 상온에서 실시되는 저온공정이기 때문에, MTJ층(62)이 식각과정에서 열적으로 손상되는 것이 방지된다. 또한 상기한 바와 같이 저온 공정에서 발생된 식각 부산물이 휘발성을 갖기 때문에, 상기 식각 부산물이 완성된 MTJ층(62)에 재 증착되는 것이 방지되어 MTJ층(62)의 프로파일도 종래보다 훨씬 양호해진다.

<73> 도 13은 상기한 식각 과정을 통해 형성한 MTJ층(62)의 구성에 대한 예를 보여주는 단면도이다. 참조번호 118은 기판을, 120은 자성막을 포함하는 하부 물질막을, 122는 절연막을, 124는 자성막을 포함하는 상부 물질막을 나타낸다.

- <74> 한편, 생산성 측면을 고려할 때, 상기한 MTJ층을 형성하기 위한 식각 과정에서 상부 물질막(86), 절연막(84) 및 하부 물질막(82)을 연속적으로 한번에 식각하는 것이 바람직하나, 두 단계 혹은 세 단계 이상으로 나누어 실시할 수 있다.
- <75> 예를 들어, 두 단계로 상기 MTJ층을 식각하는 경우, 제1 단계에서 상부 물질막(124)까지만 식각하고, 제2 단계에서 혼합된 식각가스의 혼합비를 절연막(122) 및 하부 물질막(120)의 식각에 적합하게 조절한 다음, 절연막(122) 및 하부 물질막(120)에 대한 식각을 연속적으로 실시할 수 있다.
- <76> 세 단계로 상기 MTJ층을 식각하는 경우, 제1 단계에서 상부 물질막(124)을 식각하고, 제2 단계에서 절연막(122)을 식각하며, 제3 단계에서 하부 물질막(120)을 식각한다. 이때, 각 단계에서는 식각될 물질막에 대한 식각 효율이 최적이 되도록 식각가스의 혼합비가 조절된다.
- <77> 세 단계보다 많은 단계로 상기 MTJ층을 식각하는 경우, 단계마다 식각가스의 혼합비를 조절하면서 MTJ층을 구성하는 물질막의 수만큼 실시할 수 있다.
- <78> 도 14는 본 발명의 실시예에 의한 MRAM의 MTJ층 형성방법으로 형성된 마이크로 이하의 크기($0.4\mu\text{m} \times 0.8\mu\text{m}$)를 갖는 MTJ층(이하, 제1 MTJ층이라 한다)과 종래 기술에 의한 MRAM 제조 방법에서 형성된 마이크로 이상의 크기를 갖는 MTJ층(이하, 제2 MTJ층이라 한다)에 대해 자성 측정장치인 VSM(Vibrating Sample Magnetometer)을 이용하여 측정한 자기이력특성곡선을 보여준다. 제1 그래프(G1)는 상기 제1 MTJ층에 대한 자기이력특성곡선을, 제2 그래프(G2)는 상기 제2 MTJ층에 대한 자기이력특성곡선을 나타낸다.

<79> 제1 및 제2 그래프들(G1, G2)을 참조하면, 상기 제1 MTJ층의 이력특성곡선이 상기 제2 MTJ층의 이력특성곡선과 크게 다르지 않다는 것을 알 수 있는데, 이것은 본 발명에 따라 제조된 MTJ층의 경우, 그 크기가 마이크로 이하이지만, 마이크로 이상의 크기를 갖는 종래의 MTJ층과 동등한 이력특성을 갖는다는 것을 의미한다.

<80> 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상기한 유도 결합형 플라즈마 식각장치 및 주 식각가스를 그대로 사용하되, 첨가가스를 아르곤 외의 다른 가스를 사용하고, 상기 주 식각가스의 비율을 다르게 할 수도 있을 것이다. 또한 하부 물질막, 절연막 및 상부 물질막 중 적어도 어느 하나의 물질막을 상기한 바와 다른 물질막으로 형성할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

【발명의 효과】

<81> 상술한 바와 같이, 본 발명에 의한 MRAM의 MTJ층 형성 방법에서 식각 공정은 유도 결합형 플라즈마 식각장치에서 진행된다. 상기 식각공정이 시작되면서 상기 식각장치에 식각용 플라즈마 생성을 위해 BCl_3 와 Ar이 최적 비율로 혼합되어 균일하게 공급된다. 이에 따라 상기 유도 결합형 플라즈마 식각장치내에서 발생하는 플라즈마의 밀도, 곧 식각 반응에 참여하는 이온과 래디컬의 밀도가 높아져서 100°C 보다 낮은 상온, 예컨대 25°C 정도에서 상기 식각공정을 수행할 수 있다. 이렇게 해서 MTJ층이 상기 식각공정에서 열적으로 손상되는 것을 방지할 수 있다. 그리고 플라즈마가 종래에 비해 활성화되기 때문에, 상기 식각공정에서 발생하는 부산물은 휘발성을 갖게 된다. 상기 부산물의 이러

한 특성으로 인해, MTJ층에 상기 부산물이 재증착되지 않기 때문에, 상기 MTJ층의 측면은 깨끗할 뿐만 아니라 수직에 가까운 경사도를 갖게 되어 상기 MTJ층의 프로파일의 종래에 비해 훨씬 양호해진다. 또 식각가스에 염소가스(Cl_2)가 사용되지 않기 때문에, MTJ층의 측면에 단차가 형성되지 않을 뿐만 아니라 상기 MTJ층이 부식되는 것도 방지할 수 있다. 또한, 이러한 이점들로 인해 물리적 및 화학적으로 손상됨이 없이 MTJ층을 마이크로 이하의 크기로 형성할 수 있다.

【특허청구범위】**【청구항 1】**

기판 상에 하부 물질막, 절연막 및 상부 물질막을 순차적으로 형성하는 제1 단계;

상기 상부 물질막의 소정 영역 상에 마스크 패턴을 형성하는 제2 단계;

메인 가스와 첨가 가스가 소정의 혼합비로 혼합된 그러나 염소가스(Cl_2)는 배제된 식각가스로부터 발생하는 플라즈마를 이용하여 상기 마스크 패턴 둘레의 상기 물질막들을 제거하는 제3 단계; 및

상기 마스크 패턴을 제거하는 제4 단계를 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 2】

제 1 항에 있어서, 상기 제3 단계는,

상기 마스크 패턴이 형성된 결과물을 유도 결합형 플라즈마 식각장치에 로딩하는 단계; 및

상기 식각장치에 상기 식각가스를 균일하게 공급하면서 소정의 소스 파워 및 바이어스 전압을 인가하여 상기 결과물이 로딩된 위쪽 공간에 상기 플라즈마를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 3】

제 1 항 또는 제 2 항에 있어서, 상기 메인 가스의 혼합비는 10%~40%인 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

**【청구항 4】**

제 1 항에 있어서, 상기 메인 가스는 삼 염화 붕소(BCl_3)이고, 상기 첨가가스는 아르곤(Ar)인 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 5】

제 2 항에 있어서, 상기 식각장치에 500W~800W의 소스 파워를 인가하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 6】

제 2 항에 있어서, 상기 식각장치에 100V~150V정도의 바이어스 전압을 인가하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 7】

제 1 항 또는 제 2 항에 있어서, 마스크 패턴 둘레의 물질막들은 25℃ 정도의 상온에서 제거하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 8】

제 1 항에 있어서, 상기 하부 및 상부 물질막 중 적어도 어느 하나는 단일 자성막 또는 적어도 하나의 자성막이 포함된 복층의 물질막인 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 9】

제 1 항에 있어서, 상기 마스크 패턴은 마이크로이하의 크기로 형성하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 10】

제 1 항에 있어서, 상기 제3 단계는,
상기 마스크 패턴 둘레의 상기 상부 물질막 및 상기 절연막을 제거하는 단계; 및
상기 마스크 둘레의 상기 하부 물질막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 11】

제 1 항에 있어서, 상기 제3 단계는,
상기 마스크 패턴 둘레의 상기 상부 물질막을 제거하는 단계;
상기 마스크 패턴 둘레의 상기 절연막을 제거하는 단계; 및
상기 마스크 패턴 둘레의 상기 하부 물질막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.

【청구항 12】

제 10 항에 있어서, 상기 하부 물질막을 제거하기에 앞서 상기 하부 물질막에 대한 식각 특성을 고려하여 상기 메인 가스의 혼합 비율을 10%~40%범위에서 조절하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.



【청구항 13】

제 11 항에 있어서, 상기 절연막을 제거할 때와 상기 하부 물질막을 제거할 때, 각각의 물질막에 대한 식각 특성을 고려하여 상기 메인 가스의 혼합비율을 10%~40% 범위내에서 다르게 조절하는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.


【청구항 14】

제 1 항에 있어서, 상기 기판은 티타늄막 및 티타늄나이트라이드막이 순차적으로 적층되어 형성되는 것을 특징으로 하는 MRAM의 MTJ층 형성방법.


【도 1】




【도 4】




【도 5】




【도 6】




【도 7】




【도 8】




【도 9】




【도 10】




【도 11】



【도 12】



【도 13】



【도 14】

